EN | 简体

应用

时序收敛

分析设计的关键路径,做出修改再重新编译是时序收敛中的重要而具有重复性的步骤。工程师的经验,工具的功能和快速的编译过程都是顺利完成项目的关键因素。

Plunify InTime在无需修改代码的情况下, 帮您达到时序要求。 它融合了机器学习和大数据分析算法, 分析并了解设计项目的特点和问题,然后推荐最佳的工具参数组合, 来加速时序收敛的过程。 想了解更多,请点击这里


回归测试

硬件设计团队必须利用各种各样的参数,例如模块的结构,工具的版本等,来进行验证。

Plunify 协助设计工程师迅速地布置并且执行验证的流程,确保能在短时间内评估很多不同的情况,做出最适当的更改。

采用 Plunify 提供的编译结果比较功能,工程师可以第一时间了解不同的设置和修改如何影响到设计整体的性能。

客户案例


设计空间探索

在项目的初步阶段,硬件规格未定下来,所以设计工程师想检查不同的目标器件,速度等级,IP 模块的参数等设计范围的考虑。这样子的评估将影响到产品最终的绩效和测试和部署过程。

Plunify 协助工程师和领导并行式地准备以及运行设计探索来收集数据并且自动地总结,组织探索的结果来迅速地,正确地做出关于产品设计的决定。


设计优化

完成项目之前,减少功耗,提高最大频率,降低使用量,都是设计优化的重要目标。比如说时序如果稍做更改就可能影响到使用量或功耗,所以在优化的过程中得仔细地衡量修改的利弊。

无论是尝试不同版本的FPGA工具或更改时序的逻辑,Plunify 让工程师轻易地规定以及并行运行项目,然后迅速地分析结果来断定最符合绩效目标的项目。

客户案例


资源管理

FPGA 综合与布局布线能消耗显著的计算资源,特别是在耗时,富有重复性的流程里。不足够的服务器,license 数量,低效的 IT 作业管理系统等,都能导致项目延迟。当几个团队同时想用计算资源时问题往往会变得更严重。

Plunify 帮助设计团队管理并且扩大计算资源的规模,提供即用支付收费模式的 FPGA 工程编译与分析功能,减少对IT方面的过渡投资或投资不足的顾虑。因此,CAD/IT 部门就能更准确地估算计算资源的需求以及规划预算。

Copyright 2017 Plunify Pte Ltd